
(54) NON-VOLATILE MEMORY DEVICE

(11) 58-215794 (A) (43) 15.12.1983 (19) JP (21) Appl. No. 57-98307 (22) 8.6.1982 (71) TOKYO SHIBAURA DENKI K.K. (72) NORIYUKI TANAKA (51) Int. Cl². G11C17/00,H01L27/10,H01L29/78

PURPOSE: To decrease the number of times of replacement of a memory and to improve the reliability, by splitting a non-volatile memory having a storage capacity of plural times of that of a system to each block and providing an exclusive location of the number of times of write for each unit block.

CONSTITUTION: A storage area of an EEPROM having a capacity ≥2 times the capacity requested to the system is splitted to blocks 1 and 2, and the direction of split is taken in the direction of word arrangement. Exclusive locations 3, 4 to store the number of times of program write to the corresponding memory are allocated to the blocks 1, 2 respectively, and the number of bits of each location corresponds to the limit value of the number of times of program write of the corresponding memory. When the number of times of program write of the block I reaches a specified value, the block is used switchingly. Whether or not the number of times of write reaches the specified value is discriminated with a count value stored to the locations 3, 4.



a: direction of bit. b: direction of word

19 日本国特許庁 (JP)

10 特許出願公開

[®]公開特許公報(A)

昭58-215794

DInt. Cl.3 G 11 C 17/00 H 01 L 27/10 29/78

識別記号 101

庁内整理番号 6549-5B 6655-5F 7514-5F

昭和58年(1983)12月15日 ❸公開

青梅市末広町二丁目9番地東京

発明の数 1 審查請求 未請求

(全 5 頁)

分不揮発性メモリ装置

@特

廯 昭57-98307

@出 昭57(1982)6月8日 @発 明 者 田中宜幸

芝浦電気株式会社脊梅工場内 会団

人 東京芝浦電気株式会社 川崎市幸区堀川町72番地

切代 理 人 弁理士 猪股清

外3名

気明の名称

2. 特許湖水の福田

以気的にブログラム可能な不振発性メモリ袋魔 に知いて、当該メモリ英運が用いられるシステム に必要な記憶容覧を有する単位プロックの記憶エ リアを複数備え、一の単位プロックが当該メモリ 筏政に規定されたプログラム券込回政に追したと き始の単位プロックに耐吹切換えるようにし、各 単位プロックには当該単位プロックへのプログラ 4. 肖込回数を記録する専用ロケーションが設けら れていることを特徴とする不健気性メモリ抜選。

発明の詳細な規明

[景明の技術分野]

中国的1000年中国1000年中

木箔明は不揮角性メモリ莪羅、特に混気的にブ ログラム可能な半導体不揮発生メモリ袋間に関す

[発明の技術的背景とその問題点]

半導体不輝発性メモリはMOS形PETを利用 して蓄積延荷の境により2値情報を記録させるよ うにしたもので、促派は圧を印加しなくても記憶 内容を保持できるという特徴を有する。

かかる不懈発性メモリには程々のものがあるが、 今までのところ、いわゆるUV‐EPROM (Ultra Violet-Erasable & Programable ROM) が多く使用されている。このUV‐EPROMは配 個内容を消去するのに常外線を照射して行りもの であるが、准込み、消去に凝しては回路から取外 さたければたらたいという不堪合がある。

そこで最近脚光を俗びているのが EEPROM Electrically Erasable & Programable ROM)である。このEEPROMは実装の状態のま ま別途設けたび込み、併去装置により自由に併去 律込みを行うことができるという長所を有してい るため、紀境内容の劣毛が頻磊するようなシステ 例えば金銭登録係などには最適である。

一方、EEPROM は消波のスメティックRAM

-593-

時間昭58-215794 (2)

と組み合わせて解放される不揮発性RAMにも用いられる。この不揮発性RAMは同容量のスタテインクRAMとEEPROMとで構成され、延順投入中において通常のRAMとして物作させ、近顧のしや所適前にスタテインクRAMに格納されている内容を一旦EEPROMへ移してそのまま保持しておき、近顧の再投入後にEEPROM側から再びスタテインクRAMへ戻すようにして不揮発性を確保するものである。

!!!

. [

かかる EEPROMが有する間選点は、各込みに譲して高電圧を印加する必要があるため配像内容の変更、すなわちブログラム回数が削限されることである。 現在のところ、ブログラム回数の限度は一般に 1000~100回程度であるとされている。使用に汲してはこの削限回数を絶対に守らなければならない。 限度を越えた場合の配復内ではその信頼性にかいて全く保証の限りではないからである。

ここで、EEPROMの物作原現ならびにプログ ラム回収が制限される場由について説明する。第

13の は位を 0 (V) に 促し、 プログラム 動作を終 了する。 この状態ではフローティングゲート 12の は位は 魚の遠位となつている。 菓子を構造してい るからである。

次に、頂去する場合(第1図(b) 辞照)について 述べる。まず、このセルはすでにプログラムされ、 フローティングゲート12には電子が補援されてい るものとする。第1 幅幅11を0〔 V 〕に固定し、 フローティングゲート12を0〔 V 〕とし、第2 電 橋13に+ Vの以圧を印加する。すると、フローティングゲート12と第2 単値13との間に高電界が発 生し、フローティングゲート12に補援されていた 減子はトンネル効果により S1 他縁所14を抜けて 海2 電隔13へ追い出される。補援電子が存在した くたつた状態で頂去動作は終了し、第2 電隔13を 0〔 V 〕に戻す。

以上からわかるように、フローティングゲート 12に低子が補援されて負の成位にたつている状態 がプログラム状態であり、その逆が消去状態であ る。とれら2つの状態がメモリ外隔での信号線理 1 図は代表的な E E P R O Mの I セルについての断面図であり、(a)はブログラムの登込時の状態、(b)は消去時の状態をそれぞれ示している。 第1 図にかいて、 P 形 SI 海板 IO 上には第1 層ポリンリコンの減1 礼機 II、 第2 層ポリンリコンのプローティングゲート I2、 第3 層ポリンリコンの減2 電線(ほ込み、 消去用)が S IO . 起接間 I4 とともに設けられている。 フローティングゲート I2 は第1 縦横 II と 第2 電機 I3 との側にフローティング(すなわち、 停止) 状態で配促されている。

プログラムする場合(項1回(1) 参照)、第1電 項11を0(V)又はアース単位に固定し、第2電 仮13に正の高限位 + Vを印加する。このとき、フ ローティングゲートにの定位も第2環境13との静 電路合により正の高低位 + Vまで上昇する。する と、フローティングゲート12と第1環境11との間 に高端が発生し、トンネル効果により海1電値 11からフローティングゲート12に向つて減子が移 動し、その選子はフローティングゲート12に補機 される。電子が十分に補機された状態で第2環境

* 1 *, * 0 *化対応する。ただし、プログラム 状態が倫理* 1 *となるか、消去状態が* 0 *と なるかは一端的化は定まらない。周辺根域との機 係で決まるものだからである。

以上の EEPROMにかいて、プログラム自教が制限される原因はプログラムに際して第2 電視12に高速圧を印加し、トンネル効果により第1 電福11からフローティングゲート12に電子を移動させることにある。つまり、電子は第1 電福11とフローティングゲート12間の SIO。 絶機 個を突抜けて移動するためにストレスが加わり、絶縁 層が労化しまっからである。なか、既に消去状態にあるセルに消去動作を加えたり、既に言込状態にあるセルには込動作を行つてもセルにはそれほどのストレスは加わらないので劣化の務生剤合はきわめて少ない。

このようなEEPROMをプログラムの変更がひんぱんに行われるシステムに使用した場合に記憶 内容をሰ失するおそれがあることは先に述べた減 りである。従来ではシステムの使用期間等から選 当に利断し、しかるべき時期にESPROMを交換するという対策を呼じていた。しかし、このような 促い方には信頼性という面で不安が残り、妥当 なものではない。すなわち、システムがユーザに 出荷された後の形品の交換は好ましいことではなく、場合によつては交換が困難なこともありうる。また、交換に受する手間、使用も高順なものとなる。

〔発明の目的〕

そこで、本発明は不輝発性メモリの交換回数を 核力成少し、信頼性を向上しうるメモリ装成を提供することを目的とする。

[条明の概要]

上配目的を選成するために、本発明によるメモリ 特徴は、当該メモリが用いられるシステムに必 便とされる記憶容量の複数倍の配慮容量を有する 不採条性メモリを用送し、このメモリを命配必要 記憶容量 ごとのプロックに記憶エリアを分割し、一の単位プロックが当該メモリに規定された所定のプログラム者込回数に達したとき他の単位プロ

ほど大きな心はない。したがつて、システム化必要とされる容量よりも入手できるEEPROMのI ナップ当りの容能がはるかに大きなことはよくあること である。そこで、このような余つた容量を有効に 利用することをも可能としたものである。

城2凶はシステムに硬求される容良の2倍以上の谷根を有するBEPROMを用いた場合の例である。尼健エリアは第1のブロック1と第2のブロック2とに分削されている。分割方向は語方向に2分割とする。したがつて、単位ブロックである第1のブロック1、第2のブロック2はそれぞれシステムに提求される単位容良以上の容量を有している。

第1、42のプロック1,2にはそれぞれ当該 メモリに対するプログラム書込回数を格納してか くための専用ロケーション3,4が割当でられて いる。年用ロケーション3,4のピット数は当故 メモリのプログラム書込回数の限度値に対応する 故とし、対応するメモリセルを料当でて専用ロケ ーション3,4をそれぞれ構成する。

Ė

ックに 風吹切換えるようにし、プログラム省込回 数に達したことを知るために各単位プロックに当 は単位プロックへのプログラム者込回数を記憶す る専用ロケーションが役けられている点に特徴を 有する。

(発明の効果)

かかる構成を有する本名明によれば、プログラム等込回数が限定回数に避するごとにメモリテップを交換する必要がなく、また各専用ロケーションにより限定回数を知ることができるので記録内容を得失するようなことがなく信頼性を確保しうる。

〔飛明の実施例〕

以下、本発明を図示する実施例に基づいて評議 する。

まず、前提として、検近の半導体メモリはEE PROMに限らず、1ナップ当りの容量が急級に増加してきて与り、ナップ当りの価格は最短レベルではテップ当りの配復容後に比例するものではなく、小容疑でも大容疑でもチップ当りの単価はさ

次に動作を説明する。まず、契約すれば、最初 に第1のプロック1を用い、そのプログラムな込 回数が規定値に達すると、切換えて第2のプロッ ク2を使用する。第2のプロック2のプログラム 普込回数が規定値に適すると、当該EEPROMは 交換しなければならない。

プログラム 等込回数が規定値に適したか否かは 専用ロケーション 3、4 に格納されたカウント値 により知ることができる。すなわち、予め専用ロ ケーション 3 に初期値(例えば、0°)をセック してかく。それ以後、第1 ブロック1 へのアング ラムの奪込みが発生するごとに専用ロケーション 2 を現出してその格納値を1 インクリメントし、 その値を再び年用ロケーション 3 に格納する。次 いで、専用ロケーション 3 以外の配置エリアによ で、プラムを書込む。なお、インクリメント動作を 先にするか、背込みを先にするかは及計上の問題 である。

ところで、EEPROMICは1倍単位で得去、各込 み(つまり、内容変更)が可能な第1のタイプと、 消去は全部でしかできず客込みのみ 1 簡単位に可能な第2のタイプとがある。

第1のタイプのEEPROMの場合、例えば第1のプロック1の使用中における未使用領域である。2のプロック2は1番単位で内容変更できるため念く劣化されない。したがつて、例えば当該EEPROMに規定されるプログラム回数が5000回とすると、第1のプロック1で5000回のプログラム変更が可能とたる。

第2のタイプのEEPROMの場合、書込み時にかいては1器単位で行われるため劣化は生じないが、消去時には全層(すなわち、第1、第2の词プロック1、2 | 同時に)行われるため、未使用偶ぱである第2のプロック2も消去物作が行われるので破害にいえば若干の劣化はありうる。しかし 川去時の劣化は省込み時の劣化に比べて著しく少ないものである。例えば、当該 EEPROMに規定されるプログラム回数が5000回とすると、第1のプロック1で5000回、第2のプロック2で

うとする場合、そのストアする道前にRAM5の
パ用ロケーション8を読み出す。説出された専用ロケーション8の内容を1インクリノントしたの
ち何尾専用ロケーション8に審込む。専用ロケーション8の更新されたち、RAM5の内容をEEPROMの第1ブロック1へそつくり書込む。このとき、専用ロケーション8の内容も専用ロケーション3に再込まれることはいうまでもない。

次に、再びRAM5を使用する場合には、EEP ROMの格納内容をそつくりそのままRAM5個 にお込む(リコールという。)。

とのようなプログラムの変更動作が規定函数に 選すると、次に使用される領域が第1のプロック 6、1の関係から7、2の関係に切換えられ、上 法と同様の動作が行われる。

以上の不復発性RAMについても、使用される ESPROMが消去、穿込みに関して响或した第1 のタイプ、解2のタイプの場合を考慮しなければ ならない。 第1のタイプについては消去、春込み が1番単位で行われるので未使用領域の劣化は生 は第1のブロック1での情去動作を考慮して4000 回とすると、合計9000回のプログラム変更が 可能となる。

第3図は通常のRAMとEEPROMとを組み合せては成した不得発性RAMに本発明を通用した例を示すプロック図である。第3図にかいて、5はRAMを示してかり、第1のプロックをと解2のプロックでの分割されてかり、各プロックをよる。7はEEPROMの第1プロック、第2プロックをにせれれ対応する記憶容量を有しているものとする。また各プロックを1、7にはそれぞれ専用ロケーション8、9が設けられている。RAM5は対常のシステム動作にかいて、各種情報が得込まれたり、被出されたりするもので、例えばシステムのなびのFF時にRAM5からその内容をEEPROM例へストプして保持する。

まず、減1のプロック6と1との関係で使用するものとする。専用ロケーション8には予め切別 値(例えば[®]0 ^a)にセットされる。いま、RAM 5からその格別内容を8EPROM個へストアしよ

じないから考えたくてよい。 第2のタイプの場合、若干の劣化があるが、プログラム回数の限度値を少な目に設定すれば問題はない。 最も間温となるのは、消去、等込みのいずれも金融で行われるような場合である。 そのような場合ではRAM5の未使用領域である第2のプロック6の金でに返べ 0 『を書込んでおき、ストア時にこのべり『を替込むようにしておくことで劣化を抑制することができる。

(発明の変形例)

(1) 上述した各実施例ではプログラムの行込み 発生毎に平用ロケーション3,4又は8,9の内 容を展次1インクリメントすることで更新するも のとしたが、予め初別値として当故88PROMIC 保証される最大プログラム回数をプリセントしてか き、プログラムの変更格にその内容を1 デクリメ ントするようにしてもよい。そのようにした場合、 当故88PROMは投り何回プログラム変更が可能 かを知ることができる。また規定プログラム回数 に達した場合に何らかの表示(例えば、CRTデ

時間昭58-215794 (5)

イスブレイ、ランブに投示する等)を行たつて知らしめるようにしたり、情報の消失を復稿的に防止するためにプログラムの変更を禁止するようにしてもよい。

(2) EEPROMは2分割するものとして説明したが、記憶すべき情報とEEPROM1チップ当かの容量との関係により、さらに3分割、4分割と複数に分割してもよい。その場合には上記した実施例の構成を分割数に応じて増加させればよい。

(3) また、E E P R O Mは I ナップであるとの前 規で規関したが、それぞれ独立した E E P R O Mを 複数用い、各ナップを本発明にいりブロックと対 心させて構成してもよい。その場合には、併去、 は込みを単独にすることができるので、未使用優 域の劣化を防止することが可能となる。

4. 図面の簡単左説明

第1回は一般的な88PROMの1セルについての断面図で、(a)はブログラムの普込状態、(b)は得去状態を示す図。

第2図は本発明によるメモリ袋間の実施例を示すプロック図。

第3図は他の実施例を示すプロック図である。
1…第1のプロック、2…第2のプロック、
3…専用ロケーション、4…専用ロゲーション、
5…RAM、6…第1のプロック、7…第2のプロック、8…専用ロケーション、9…専用ロケーション。

出願人代理人 绪 股 濟

第 1 図

